1. Gambaran Keseluruhan & Susun Atur
Enjin peta wafer interaktif DLOG membaca data binari STDF V4 dan memetakan koordinat fizikal X, Y die (daripada rekod PRR/PIR) secara terus dengan rekod ukuran elektrik parametrik (PTR/MPR). Malah untuk wafer 300 mm (12 inci) yang mengandungi lebih daripada 100,000 die, navigasi zoom dan pan berfungsi lancar tanpa sebarang lag.
| No. | Zon UI | Fungsi dan Keterangan |
|---|---|---|
1 |
Mod Paparan | Memilih kriteria pewarnaan: Pass / Fail, BIN, PAT Data, Signature, dan Route. |
2 |
Pemilih Wafer | Memilih wafer individu atau STACKED (pertindihan semua wafer). Menunjukkan kadar hasil (Yield %) wafer tersebut di sebelahnya. |
3 |
Kad Ringkasan KPI | Metrik masa nyata: Probed (die diuji), Passed (die lulus), Failed (die gagal), Yield(%), Retested Die (die diuji semula), dan Wafers (bilangan wafer). |
4 |
Bar Carian Find | Mencari die mengikut koordinat X,Y, kod Soft/Hard BIN, tapak ujian (Site), nombor urutan atau PART_ID untuk diserlahkan (**Highlight**). |
5 |
Panel Kiri | Memaparkan tolok Pass Yield, Die Count, dan senarai BINs. Membesarkan tetingkap membuka BIN Histogram. Mengklik baris BIN menyerlahkan die tersebut pada peta. |
6 |
Kanvas Peta Wafer | Grid berprestasi tinggi di mana setiap sel mewakili satu die fizikal pada wafer. Menyokong zoom roda tetikus dan leretan pan. |
7 |
Panel Kanan (Info Panel) | Memaparkan Hover Position (koordinat dan keputusan die yang ditunjuk), Identity (nama fail, Lot/Wafer ID dll.), dan Time (waktu mula/tamat/tempoh ujian). Tatal ke bawah untuk melihat Wafer Geometry (orientasi Flat/Notch, arah +X/+Y dll.) serta Site Status (hasil mengikut tapak ujian). |
8 |
Kad Butiran (Detail) | Kad terperinci yang memaparkan koordinat, tapak ujian, keputusan, parameter ujian yang gagal, dan semua nilai ukuran bagi die yang dipilih. Boleh juga dibuka dengan mengklik kanan pada die. |
Peta wafer aktif untuk data ujian pemilahan wafer (wafer sort / probe test) yang mempunyai koordinat X, Y dalam rekod PRR. Jika membuka data ujian akhir (final test) tanpa koordinat, notis "This lot has no wafer coordinates." dipaparkan. Pandangan bukan ruang seperti Table, Record, dan Die History tetap berfungsi sepenuhnya.
2. 5 Mod Paparan Utama
DLOG menyediakan 5 enjin pewarnaan khusus pada kanvas wafer, membolehkan jurutera memeriksa kecacatan fizikal daripada pelbagai sudut analisis dengan satu klik.
| Mod Paparan | Pewarnaan Mengikut | Penggunaan Kejuruteraan |
|---|---|---|
| Pass / Fail | Keputusan ujian binari: Hijau untuk Pass (Lulus), Merah untuk Fail (Gagal). Dalam mod STACKED, kecerunan peratusan kelulusan daripada Merah (0%) ke Hijau (100%). | Pemeriksaan pantas tahap kadar yield keseluruhan dan lokasi die yang gagal. |
| BIN | Warna bagi setiap kod Soft BIN. Boleh ditapis melalui senarai BIN kiri (cth. paparkan BIN gagal tertentu sahaja). | Mengenal pasti kelompok setempat bagi kategori kegagalan tertentu (cth. arus bocor, litar pintas, gred kelajuan). |
| PAT Data | Nilai ukuran sebenar (Value) bagi ujian parametrik yang dipilih sebagai peta haba (Biru rendah, Merah tinggi). Berpandukan had PAT LL / HL yang teguh. | Mengesan pencilan (outliers) yang melepasi had spesifikasi (LSL/USL) tetapi menyimpang secara signifikan daripada die bersebelahan. |
| Signature | Mengelaskan corak kecacatan ruang secara automatik kepada corak standard: Edge-Low, Center-Low, Ring, Cluster, dan Random, serta mengira skor kuantitatif Cluster score. | Digunakan untuk mengesan punca proses kegagalan melalui corak kecacatan. Cth: Edge menandakan isu keseragaman proses pinggir (punaran dll.), Ring/Center menandakan variasi ketebalan lapisan CMP, Cluster menandakan zarah atau kecacatan setempat; manakala Random mempunyai faktor ruang yang rendah, mencadangkan isu sentuhan jarum prob atau tester. |
| Route | Urutan ujian yang dilalui oleh jarum prob (garisan laluan / Path line) disambungkan dengan anak panah dari mula (hijau) hingga akhir (merah). | Digunakan untuk mengesahkan jujukan pergerakan prob (corak meander dll.) dan menganalisis sama ada kegagalan tertumpu pada bahagian tertentu dalam laluan ujian. |
Had Teguh PAT & Kawalan Julat Pencilan
Memilih parameter ujian (cth. OSC_FREQ, IDD_QUIESCENT, VREF_BG) mengaktifkan pemegang Range di sebelah kanan untuk menapis julat nilai yang diingini:
- PAT LL / HL (Part Average Testing Limits): Had rendah/tinggi teguh yang ditakrifkan sebagai
Median ± k × σ. σ (sigma) dianggarkan daripada julat antara kuartil (σ ≈ IQR / 1.349), maka nilai ekstrem tidak menjejaskan taburan normal. - Pelarasan Faktor k: Melaraskan nilai k mengawal sensitiviti penapisan pencilan (standard AEC-Q001 k=6, penapisan automotif ketat k=4~5).
Kepentingan Skor Kluster dalam Mod Signature
Skor kluster (Cluster score) mengukur ketumpatan pengelompokan kegagalan pada skala 0 hingga 1:
- Skor Kluster ≈ 1 (Sangat berkelompok): Kegagalan tertumpu rapat secara fizikal, menunjukkan isu peralatan fabrikasi (jatuhan zarah, pengumpulan fotoresist, ketaksekataan punaran).
- Skor Kluster ≈ 0 (Taburan rawak): Hasil yang rendah dengan skor menghampiri 0 menandakan punca bukan fabrikasi: rintangan sentuhan jarum prob, hingar saluran tester, atau margin masa ujian tidak mencukupi.
3. Kawalan Interaktif & Pemeriksaan Die
Peta wafer DLOG ialah ruang kerja interaktif di mana jurutera boleh meneroka berjuta-juta ukuran dan beralih antara pandangan analisis dalam masa satu saat.
| Tindakan / Pintasan | Tingkah Laku | Keterangan Fungsi |
|---|---|---|
Roda Tetikus (Scroll) |
Zum Masuk / Keluar | Mengezum peta secara lancar berpusat pada kedudukan kursor tetikus. |
Klik Kiri & Seret |
Pan (Leret) | Menggerakkan paparan kanvas wafer yang telah dibesarkan ke mana-mana arah. |
Arah Kursor (Hover) |
Penjejakan Koordinat | Mengarahkan kursor ke atas die menandakan koordinat pada pembaris dan mengemas kini panel kanan dengan maklumat terperinci die. |
Klik Kanan pada Die |
Kad Butiran Die | Membuka kad pop timbul yang memaparkan koordinat, tapak ujian, nama ujian kegagalan pertama, dan semua ukuran dengan butang pintasan. |
| Ctrl + F | Cari Die (Find) | Memfokuskan kotak carian untuk mencari die mengikut koordinat (cth. 15,22), BIN, tapak atau PART_ID. |
| Ctrl + 0 | Muat ke Tetingkap | Mengeset semula zum dan kedudukan agar keseluruhan wafer muat di skrin. |
Togol Retest N |
Serlahkan Die Diuji Semula | Memudarkan die ujian pertama dan hanya menyerlahkan die yang melalui ujian semula (retest). |
Togol Sisipan #1 / LAST (Insertion Chip) |
Banding Langkah Retest | Beralih antara bacaan ujian awal (#1) dan bacaan akhir (LAST) dalam kad butiran die. |
Klik kanan pada mana-mana die untuk beralih serta-merta ke alat analisis berkaitan:
- Table / Record: Pergi ke jadual data atau rekod STDF PRR asal bagi die ini.
- Die History: Membuka garis masa penuh semua ujian semula die ini.
- Chart: Menunjukkan kedudukan tepat die ini pada histogram taburan global parameter tersebut.
- Edit: Membuka Editor Binari STDF untuk mengubah suai BIN atau nilai ukuran.
4. Pertindihan Wafer (STACKED)
Kecacatan pada satu wafer mungkin merupakan satu kebetulan. Namun, jika kegagalan berulang kali berlaku pada koordinat yang sama merentasi puluhan wafer, ia menunjukkan kecacatan sistematik dan berstruktur seperti haus peringkat peralatan, sentuhan lemah pada hujung jarum prob tertentu, atau kecacatan topeng. Peta wafer DLOG menyediakan fungsi Pertindihan Wafer (Wafer Stacking) yang menindih semua wafer dalam satu lot (atau puluhan hingga ratusan wafer daripada berbilang fail) pada sistem koordinat yang sama. Hanya pilih STACKED dalam kotak kombo pemilihan wafer pada bar alat untuk menghasilkan peta pertindihan dengan serta-merta.
| Mod Stacking | Kaedah Pengagregatan | Wawasan Kejuruteraan |
|---|---|---|
| Pass Rate (%) | Mengira peratusan wafer yang lulus pada setiap koordinat (X,Y). | Warna Merah (0%) ke Hijau (100%). Titik merah berterusan mengenal pasti kecacatan stepper atau pencemaran chuck. |
| PAT Fail | Mengira bilangan wafer yang nilainya melebihi jalur PAT lot pada setiap kedudukan. | Mengenal pasti kedudukan die yang menunjukkan variasi hanyutan elektrik yang berulang. |
| Mean Map | Mengira purata min nilai ukuran pada setiap koordinat. | Memaparkan kecerunan proses, seperti ketaksekataan suhu relau atau aliran gas dalam kebuk proses. |
| Sigma Map | Mengira sisihan piawai (serakan) antara wafer pada setiap kedudukan. | Mengesan kedudukan die yang tidak stabil di mana variasi antara wafer sangat besar. |
Dalam mod Mean Stacking, jika perbezaan nilai purata merentasi semua koordinat adalah sangat seragam (kurang daripada 10% daripada lebar jalur PAT), DLOG memaparkan notis "Low variation" di bahagian atas dan mengembangkan julat skala peta warna secara automatik (Stretch) kepada min-maks data agar kecerunan proses yang halus dapat dikenal pasti dengan jelas.
5. PAT+ (DPAT · SPAT) & Penapisan Pencilan MVA-PAT Multivariat
Peranti yang lulus had spesifikasi lembaran data (LSL/USL) biasa sekalipun boleh membawa risiko kecacatan terpendam yang menyebabkan kegagalan awal di lapangan (Infant Mortality) jika ukurannya menyimpang daripada taburan normal. DLOG menyediakan enjin penapisan pencilan PAT+ (Part Average Testing) dan MVA-PAT multivariat secara langsung pada peta wafer mengikut garis panduan industri semikonduktor automotif (AEC-Q001).
| Kaedah PAT | Prinsip Operasi | Aplikasi & Ciri |
|---|---|---|
| DPAT (per-wafer) | Mengira semula median wafer individu dan $\sigma$ teguh ($\approx \text{IQR} / 1.35$) secara dinamik untuk setiap wafer: $$\text{DPAT LL/HL} = \text{Median} \pm k \times \sigma$$ | Kaedah paling asas. Menyesuaikan had secara fleksibel mengikut anjakan proses antara wafer, dengan berkesan menyaring pencilan tanpa kehilangan hasil yang tidak perlu. |
| DPAT (per-site) | Mengasingkan data mengikut setiap tapak kepala ujian (Site 1, Site 2...) untuk mengira had DPAT berasingan bagi setiap tapak. | Penting untuk pemprosesan selari multi-site. Mencegah salah tafsiran pengimbangan tapak (Site offset) sebagai kecacatan die atau terlepas mengesan pencilan sebenar. |
| DPAT (vs lot baseline) | Mengira had rujukan bersatu berdasarkan taburan keseluruhan lot atau wafer rujukan pertama (Golden Wafer), dan menggunakannya secara konsisten pada semua wafer seterusnya. | Sangat berkesan untuk mengesan wafer anomali yang mengalami anjakan proses ketara (Shift/Drift) secara keseluruhan berbanding lot rujukan. |
| SPAT (Spatial PAT) | Membandingkan ukuran setiap die dengan die kejiranan spatial sekeliling (kejiranan 3×3). Die yang melepasi perbezaan nilai ambang ($k \times \sigma$) berbanding nilai jangkaan kejiranan ditandakan sebagai pencilan spatial (Good Die in a Bad Neighborhood). | Mengasingkan die yang terdedah kepada kecacatan terpendam akibat berdekatan dengan kawasan kelompok kecacatan fab atau kecerunan mendadak, walaupun ukuran mutlaknya berada dalam had biasa. |
| MVA-PAT (Multivariate) | Menggabungkan berbilang parameter ujian yang berkaitan (cth. voltan kebocoran, rintangan on, arus tunggu sedia) secara serentak ke dalam ruang vektor multivariat untuk mengira Jarak Mahalanobis ($MD^2$). | Mengenal pasti 'pencilan multivariat' yang lulus had 1D bagi setiap ujian individu secara berasingan tetapi menyimpang secara signifikan daripada korelasi fizikal antara parameter. |
DLOG menyediakan tiga enjin algoritma dalam dialog konfigurasi MVA-PAT:
- Jarak Mahalanobis ($MD^2$): Mengukur jarak statistik dengan mengambil kira matriks kovarians antara parameter ujian yang berkorelasi (kaedah standard).
- Ralat Pembinaan Semula PCA (SPE / Q-statistic): Mengunjurkan data ke ruang komponen utama; ralat baki yang besar mendedahkan kerosakan struktur korelasi fizikal.
- Isolation Forest: Algoritma pembelajaran mesin tanpa pengawasan berasaskan pokok yang mengesan pencilan tak linear dan taburan kompleks tanpa mengandaikan taburan normal.
6. Topografi Permukaan 3D
Nilai ukuran parametrik (seperti arus kebocoran, voltan ambang, atau rintangan lembaran) yang kelihatan seperti kecerunan warna mendatar pada peta 2D dipaparkan sebagai tiang 3D bervolum pada kanvas 3D yang dipercepatkan oleh perkakasan GPU DLOG. Kecerunan proses kubah, kecondongan permukaan merentasi wafer, dan lonjakan titik panas voltan tembusan dapat dikenal pasti secara intuitif dalam sekelip mata.
| Mod 3D | Bentuk Paparan | Manfaat Analisis |
|---|---|---|
| Bars | Die wafer tunggal sebagai tiang 3D. Tinggi bar = kedudukan dalam jalur PAT (LL~HL). Nilai luar dipotong di puncak. | Mendedahkan profil elektrik merentasi permukaan wafer (cth. bentuk kubah, mangkuk, atau pelana). |
| Stack | Topografi yield komposit multi-wafer. Ketinggian bar = kadar kelulusan (0~100%). | Kawasan kegagalan berulang yang kerap kelihatan seperti kawah yang mendap. |
| 3D Scatter | Memplot die dalam ruang 3 dimensi menggunakan 3 parameter ujian sebagai paksi X, Y, dan Z. | Meneroka korelasi tak linear 3 dimensi antara parameter (voltan, suhu, frekuensi). |
| Waterfall | Menyusun reben taburan sepanjang paksi Z mengikut lot atau peringkat suhu. | Menjejaki pergeseran taburan mengikut profil suhu (-40°C, 25°C, 125°C) secara intuitif. |
Semua mod paparan 3D menyokong putaran bebas 360 darjah melalui klik dan seret tetikus, pencondongan sudut pandangan, serta zum masuk/keluar menggunakan roda tetikus.
Nota: Dalam persekitaran tanpa pemecutan perkakasan GPU atau semasa memproses wafer berketumpatan tinggi (cth. ratusan ribu die), putaran berterusan 3D mungkin mengalami sedikit penurunan kelajuan tindak balas. Dalam kes ini, gunakan peluncur sudut pandangan tetap atau paparan unjuran ortogon 2D (Top View).
7. Galeri Wafer (Wafer Gallery)
Satu lot standard mengandungi 25 wafer, manakala ujian pengeluaran berbilang lot boleh melibatkan ratusan wafer. Galeri Wafer (Wafer Gallery) menyusun wafer dalam grid lakaran kenit (Thumbnail Grid), membolehkan jurutera mengimbas variasi hasil dan keabnormalan corak bagi keseluruhan lot dalam masa beberapa saat.
| Ciri Galeri | Keterangan & Penggunaan |
|---|---|
| Sort: Yield (Isih mengikut kadar yield) | Menyusun wafer dengan kadar yield terendah ke bahagian paling hadapan grid secara automatik untuk pemeriksaan segera. |
| Lencana Corak (Signature) | Memaparkan label corak seperti Clustered, Center-Low, Edge-Low, dan Random di bawah setiap kad. |
| Klik Dua Kali untuk Buka | Mengklik dua kali pada mana-mana lakaran kenit membuka wafer tersebut secara penuh dalam skrin Wafer Map utama. |
| Skala PAT Seragam | Dalam mod PAT, semua kad menggunakan jalur PAT lot yang sama, memastikan warna visual mewakili perbandingan sebenar. |
8. Peta Retikel (Diagnostik Shot Stepper)
Peralatan stepper litografi memindahkan corak topeng (reticle) dalam bentuk shot berulang pada wafer. Jika terdapat zarah habuk pada topeng atau kanta optik mempunyai aberasi, kedudukan relatif yang sama dalam setiap shot akan gagal berulang kali.
| Ciri | Operasi dan Prinsip |
|---|---|
| PX · PY & Pengesanan Auto | Menentukan susunan die bagi setiap shot (cth. PX=4, PY=3). Butang Auto menganalisis keperiodikan ruang untuk mencadangkan saiz shot yang sesuai. |
| Mod Yield / Value | Membandingkan kadar yield purata sel (%) atau nilai purata ujian elektrik merentasi kedudukan shot. |
| Pattern Readout | Menjana ringkasan diagnostik yang jelas seperti "Column 1 is repeatedly weak (-5.4 pt)" yang sedia digunakan dalam laporan kejuruteraan. |
| Pintu Sokongan Rendah (Low Support) | Sel dengan sampel die yang tidak mencukupi (cth. di kawasan tepi wafer) ditandakan sebagai Low support untuk mengelakkan kesilapan statistik. |
Nilai PX dan PY mestilah sepadan dengan saiz susun atur fizikal topeng litografi yang sebenarnya. Jika saiz shot ditetapkan secara salah, kedudukan die yang berbeza akan digabungkan secara tidak betul, menyebabkan analisis corak retikel kehilangan ketepatan.
9. Peta Perbezaan Wafer (Diff Map)
Membandingkan dua wafer secara 1:1 pada koordinat yang sama untuk memaparkan perubahan keputusan (Pass→Fail, Fail→Pass) dengan perbezaan warna yang ketara.
(Memerlukan sekurang-kurangnya dua wafer dimuatkan dalam fail STDF yang sama atau dibuka bersama. Gunakan kotak pilihan Wafer A dan Wafer B di bahagian atas untuk memilih wafer perbandingan, dan klik butang Swap A/B untuk menukar arah perbandingan dengan serta-merta).
| Warna | Keadaan | Takrifan dan Makna |
|---|---|---|
| Merah | Regressed (Merosot) | Lulus dalam A tetapi gagal dalam B (cth. 1 → 10). Menunjukkan kecacatan baharu akibat perubahan proses atau ujian tegasan. |
| Hijau | Recovered (Pulih) | Gagal dalam A tetapi pulih dan lulus dalam B (cth. 30 → 1). Mengukur kejayaan ujian semula dan pengurangan penolakan palsu. |
| Jingga | BIN Changed | Status lulus/gagal tidak berubah, tetapi nombor Soft BIN bertukar, menandakan peralihan mod kegagalan. |
| Kelabu Cerah | Both Pass | Lulus pada kedua-dua wafer dengan prestasi stabil. |
| Mod Value | Perbezaan (B − A) | Peta haba yang menunjukkan peningkatan (Merah) atau penurunan (Biru) nilai ukuran dalam B berbanding A. |
Nilai Fail overlap (Jaccard) pada panel ringkasan kanan yang menghampiri 0 menunjukkan populasi kegagalan pada kedua-dua wafer berlaku pada die yang berasingan sepenuhnya. Lencana Regression pattern di bahagian atas merumuskan lokasi ruang di mana kecacatan baru merosot dalam B tertumpu (cth.: "Clustered · worst SW").
10. Sejarah Die & Kebolehkesanan Retest
Dalam fail STDF di mana ujian semula (Retest) dijalankan, sesetengah die mungkin diuji berulang kali sebanyak 2 hingga 5 kali. Ciri Sejarah Die (Die History) membina semula kronologi lengkap bagi setiap die individu mengikut urutan masa ujian (Insertion), menjejaki bagaimana keputusan berubah antara ujian awal dan ujian akhir.
| Lencana Frame | Status dan Maksud |
|---|---|
REPLACED |
Ujian semula terkemudian telah menggantikan keputusan ini; bacaan ini tidak lagi dikira dalam yield akhir lot. |
RETEST FLAG |
Ditandakan secara rasmi sebagai insertion retest dalam pengepala STDF. |
DELETED |
Dikecualikan secara manual oleh jurutera (cth. isu sentuhan prob; dipaparkan dengan garis potong untuk audit). |
FILTERED |
Disembunyikan sementara oleh kriteria penapis global yang sedang aktif. |
OUT OF SCOPE |
Dijejaki dan dipautkan daripada fail log STDF luaran di luar skop utama semasa. |
Graf Trend Value History & Penapis Changed
Graf Value history memplot evolusi ukuran merentasi pelbagai percubaan insertion terhadap had spesifikasi (garisan putus-putus LL/HL).
Mengaktifkan penapis Changed dalam jadual bawah mengasingkan hanya ujian yang mengalami perubahan nilai atau status lulus/gagal, dengan perbezaan dipaparkan dalam lajur vs #N.
Dalam data STDF Ujian Akhir (FT) bagi peranti yang telah dipakejkan (packaged parts), koordinat wafer X, Y biasanya tiada. Dalam keadaan ini, DLOG menggunakan nombor siri cip
PART_ID secara automatik untuk menjejaki sejarah ujian semula setiap unit merentasi pelbagai soket dan suhu ujian.
11. Panduan Praktikal Kejuruteraan
Petua analisis peta wafer praktikal yang paling kerap dihadapi oleh jurutera semikonduktor semasa menganalisis data ujian.
1. Pengesahan Geometri Wafer (Wafer Geometry & Notch/Flat serta Paksi +X, +Y)
Sebelum membandingkan peta wafer merentasi model tester ATE (Teradyne, Advantest dll.) atau OSAT luar, sentiasa semak bahagian Wafer Geometry di bahagian bawah panel kanan:
- Arah Notch / Flat: Sahkan sama ada kedudukan takuk ditakrifkan sebagai Bottom (bawah), Top (atas), Left (kiri), atau Right (kanan).
- Arah +X, +Y: Sahkan bahawa arah peningkatan paksi X/Y adalah sepadan. Jika arahnya berbeza, kecacatan yang sama akan kelihatan pada kedudukan yang berbeza (berputar atau terbalik).
2. Membezakan Masalah Sentuhan Jarum Kad Prob (Contact Issue) vs Kecacatan Proses Fab
- Petunjuk Masalah Sentuhan Prob: Dalam ujian multi-site, hanya kadar yield tapak tertentu yang rendah (lihat Site Status pada panel kanan), kecacatan pada peta berulang mengikut susun atur tapak, dan skor Cluster dalam mod Signature menghampiri 0. Biasanya pulih selepas ujian semula (Retest).
- Petunjuk Kecacatan Proses Fab: Kegagalan berlaku merentasi semua tapak tanpa mengira nombor tapak, kecacatan berkumpul pada bahagian tertentu peta seperti pinggir, tengah, atau gegelang (skor Cluster tinggi), dan tidak pulih walaupun diuji semula.
Petunjuk di atas merupakan garis panduan rujukan untuk membantu pertimbangan dan bukannya diagnosis muktamad. Jika ragu-ragu, semak skrin Site, Reticle Map, dan Diff Map bersama-sama.
12. Soalan Lazim (FAQ)
Q. Bolehkah saya melihat peta wafer daripada fail STDF Ujian Akhir (Final Test)?
Ujian akhir dijalankan pada IC yang telah dipakejkan (packaged IC) selepas proses pemotongan wafer (dicing), maka fail STDF lazimnya tidak mengandungi koordinat wafer X, Y. Peta wafer memaparkan "This lot has no wafer coordinates." Walau bagaimanapun, Die History menjejaki unit bersiri melalui PART_ID, dan Table View serta Chart View menyediakan analisis statistik parametrik penuh.
Q. Adakah DLOG kekal lancar dengan fail wafer 300 mm yang sangat besar?
Ya. Enjin kanvas 2D/3D DLOG yang dipercepatkan oleh perkakasan mengendalikan wafer dengan lebih 100,000 die pada kadar 60+ FPS yang lancar, membolehkan navigasi pan dan zoom pantas tanpa sebarang kelewatan.
Q. Keputusan ukuran manakah yang dipaparkan untuk die yang diuji semula?
DLOG memaparkan keputusan ujian terakhir (LAST Insertion) secara lalai. Untuk menyemak percubaan awal, klik kanan pada die untuk menogol butang pilihan sisipan #1, atau buka Die History.
Q. Bolehkah saya mengeksport imej peta wafer beresolusi tinggi untuk laporan?
Ya. Eksport peta wafer sebagai imej PNG beresolusi tinggi atau fail vektor SVG. Selain itu, enjin Save Report DLOG menjana laporan PDF gred penerbitan dan helaian Excel Wafer Bin Map yang diformatkan dengan sel berwarna secara automatik.
Q. Bolehkah saya membandingkan berbilang lot wafer bersama-sama?
Ya. Seret dan lepas berbilang fail STDF untuk menyemak imbas semua wafer dalam Wafer Gallery, atau gunakan mod STACKED untuk menindih beratus-ratus wafer menjadi satu peta yield gabungan.
Temui Corak Taburan Yield Tersembunyi dengan DLOG
Hapuskan manipulasi hamparan data manual yang membosankan dan penulisan skrip yang rumit. Alami peta wafer interaktif segera, topografi permukaan 3D, diagnostik shot retikel, dan penjejakan sejarah die pada fail data STDF V4 mentah. Percuma selama 6 bulan dengan semua ciri diaktifkan sepenuhnya.
Muat Turun DLOG Percuma selama 6 Bulan →